一．（10分）

有三個(gè)Cache存儲(chǔ)器，每個(gè)由4個(gè)Block組成，每個(gè)Block只有一個(gè)字，第一個(gè)Cache存儲(chǔ)器采用全相連映象，第二個(gè)Cache存儲(chǔ)器采用2-way組相連映象，第三個(gè)Cache存儲(chǔ)器采用直接相連映象。下面是程序執(zhí)行過(guò)程中的Block地址流。
0，8，0，6，8
請(qǐng)計(jì)算三種結(jié)構(gòu)的缺失次數(shù)各為多少？

二．（10分）

假設(shè)我們有一個(gè)需要運(yùn)行100秒的標(biāo)準(zhǔn)程序，其中有90秒是CPU時(shí)間而剩下的是I/O占用的時(shí)間。如果在以后的5年中，CPU速度每年可以提高50%且I/O時(shí)間保持不變，那么5年后我們的程序要耗費(fèi)多少時(shí)間。

三．（10分）

某臺(tái)計(jì)算機(jī)只有Load/Store指令能對(duì)存儲(chǔ)器進(jìn)行讀/寫操作，其他指令只對(duì)寄存器進(jìn)行操作。根據(jù)程序跟蹤實(shí)驗(yàn)結(jié)果，已知每種指令所占的比例及CPI數(shù)如下：
表1
指令類型指令所占比例CPI
算邏指令43%1
Load指令21%2
Store指令12%2
轉(zhuǎn)移指令24%2
求上述情況下的平均CPI。

假設(shè)程序由M條指令組成。算邏運(yùn)算中25%的指令的兩個(gè)操作數(shù)中的一個(gè)已在寄存器中，另一個(gè)必須在算邏指令執(zhí)行前用Load指令從存儲(chǔ)器中取到寄存器中。因此有人建議增加另一種算邏指令，其特點(diǎn)是一個(gè)操作數(shù)取字寄存器，另一個(gè)操作數(shù)取自存儲(chǔ)器，即寄存器——存儲(chǔ)器類型，假枵庵種噶畹腃PI等于2。同時(shí)，轉(zhuǎn)移指令的CPI變?yōu)?。求新指令系統(tǒng)的平均CPI。

四．（10分）

假定我們有一臺(tái)計(jì)算機(jī)，如果所有的cache訪問(wèn)都命中的話，它的CPI是2.0。唯一的數(shù)據(jù)訪問(wèn)指令是store和load，它們占指令總數(shù)的40%，不命中損失是25個(gè)時(shí)鐘周期，不命中率是2%。如果所有的指令訪問(wèn)cache都命中的話，那么機(jī)器的速度是存在cache不命中的多少倍？

五（10分）

假定在1000次內(nèi)存訪問(wèn)中，在第一級(jí)Cache中有40次缺失，在第二級(jí)Cache中有20次缺失。兩種缺失率分別為多少？

六．(10分)

運(yùn)行Solaris 2.3系統(tǒng)的兩臺(tái)SPARC 10計(jì)算機(jī)可由兩種不同的互連網(wǎng)絡(luò)連接起來(lái)，通過(guò)TCP/IP通信。它們的測(cè)試結(jié)果如下(表2)：
表2
以太網(wǎng)ATM
Bandwidth from node to network 1.125MB/S10MB/S
Interconnect latency15us50us
HW ltency to/from network6us6us
SW overhead sending to network200us207us
SW overhead receiving from network251us360us
從一個(gè)接點(diǎn)傳送一個(gè)250字節(jié)的信息包到另一個(gè)接點(diǎn)的總時(shí)延各為多少？

七．（15分）

一動(dòng)態(tài)多功能流水線由6個(gè)功能段組成，如下圖(圖4)：
圖4

其中：S1、S4、S5、S6組成乘法流水線，S1、S2、S3、S6組成加法流水線，每個(gè)功能段時(shí)間均為50ns。假定該流水線的輸出結(jié)果可以直接返回流水線輸入端，而且設(shè)置有足夠的緩沖寄存器。若按照最快的方式用該流水線計(jì)算。

① 請(qǐng)畫出其處理過(guò)程的時(shí)空?qǐng)D。

② 計(jì)算其實(shí)際吞吐率，加速比和效率。

八．（10分）

假定我們正在考慮兩種條件轉(zhuǎn)移指令的設(shè)計(jì)方法，這兩種方法如下：
CPU A：先通過(guò)一條比較指令設(shè)置條件碼A，再用一條分支指令檢測(cè)條件碼。
CPU B：比較操作包含在分支指令中。
在兩種CPU中，條件轉(zhuǎn)移指令都需要兩個(gè)時(shí)鐘周期，所有其它指令都需要一個(gè)時(shí)鐘周期。在CPU
A中，全部指令的20%是條件轉(zhuǎn)移指令，因?yàn)槊看螚l件轉(zhuǎn)移都需要一次比較，所以比較指令約占所有指令的20%，因?yàn)镃PU
A不需要在轉(zhuǎn)移中包含分支，所以它的時(shí)鐘頻率是CPU B的1.25倍。哪一種CPU更快？如果CPU A的時(shí)鐘頻率只是CPU
B的1.1倍，結(jié)果又是多少？

九．（15分）

一個(gè)由高速緩沖存儲(chǔ)器與主存儲(chǔ)器組成的二級(jí)存儲(chǔ)系統(tǒng)。已知主存容量為1MB，緩存容量為32KB，采用組相聯(lián)方式進(jìn)行地址映象與變換，主存與緩存的每一塊為64B，緩存共分8組。

（1）
寫出主存與緩存的地址格式。（地址碼長(zhǎng)度及各字段名稱與位數(shù)）。（5分）

（2）
假定Cache的存取周期為20ns，命中率為0.95，希望采用Cache后的加速比大于10，那么要求主存儲(chǔ)器的存取速度應(yīng)大于多少？（10分)